تغليف CoWoS موضح: CoWoS-S مقابل CoWoS-R مقابل CoWoS-L، HBM، التصنيع، ورقائق الذكاء الاصطناعي
2026-08-03 2249

CoWoS، أو Chip-on-Wafer-on-Substrate، يربط شرائح المنطق، وشرائح أداة الشريحة، وذاكرة عالية النطاق الترددي ضمن حزمة كبيرة واحدة. يوفر اتصالات قصيرة وكثيفة تدعم نقل البيانات السريع بين المعالجة والذاكرة. يستخدم CoWoS-S موصل سيليكوني كبير للتوجيه الكثيف عبر منطقة واسعة. يستبدل CoWoS-R الموصل السيليكوني الكامل بـ RDL متعدد الطبقات، بينما يجمع CoWoS-L بين توجيه RDL مع توصيلات سيليكون صغيرة فقط حيث تكون التوصيلات الدقيقة مطلوبة. يقدم كل إصدار توازنًا مختلفًا بين كثافة التوجيه، وحجم الحزمة، واستخدام السيليكون، والتكلفة، وتعقيد التصنيع.

كتالوج

ما هو تغليف CoWoS وكيف يعمل؟

CoWoS، أو Chip-on-Wafer-on-Substrate، هو تقنية تغليف متقدمة تضع شريحة أو أكثر من شرائح المنطق وذاكرة عالية النطاق الترددي (HBM) قريبة من بعضها ضمن نفس الحزمة. تستخدم على نطاق واسع من أجل معجلات الذكاء الاصطناعي، معالجات الحوسبة عالية الأداء، شرائح الشبكات، وأنظمة أخرى تتطلب عرض نطاق ذاكرة عالٍ وتواصل سريع بين الشرائح.

بدلاً من إرسال الإشارات بين الحزم المنفصلة عبر آثار PCB طويلة، يستخدم CoWoS موصل سيليكوني، أو موصل طبقة إعادة التوزيع، أو اتصال سيليكون محلي لإنشاء اتصالات كهربائية كثيفة بين شريحة المنطق وHBM. تدعم هذه الاتصالات الأقصر واجهات ذاكرة أوسع، وانخفاض في زمن الوصول للتواصل، وانخفاض في استهلاك الطاقة للموصلات.

الهيكل الموصل يتصل للأسفل بركيزة الحزمة. توزع الركيزة الطاقة والأرض، وتحمل إشارات الإدخال والإخراج الخارجية، وتوصل مجموعة CoWoS الكاملة بالدائرة المطبوعة.

المسار الرئيسي للبيانات من المعالج إلى الذاكرة هو:

HBM ↔ موصل، RDL، أو LSI ↔ شريحة المنطق

يتبع اتصال الحزمة بالنظام مسارًا منفصلًا:

شريحة المنطق وهيكل الموصل → ركيزة الحزمة → PCB

كيف يتم توصيل شرائح المنطق وHBM وركيزة الحزمة

تقوم شريحة المنطق بأداء العمل الحوسبي الرئيسي، بينما توفر كومات HBM ذاكرة عالية السعة من خلال آلاف من اتصالات الإشارات المتقاربة. اعتمادًا على بنية CoWoS، يتم توصيل الاتصال بينها عبر موصل سيليكوني كامل، أو موصل RDL كبير، أو اتصالات سيليكون محلية موضوعة فقط حيث تكون التوجيهات الكثيفة مطلوب.

توصل ركيزة الحزمة حزمة CoWoS بالدائرة المطبوعة وتحمل الطاقة، والأرض، وإشارات التحكم، والمدخلات/المخرجات الخارجية.

الحزمة العنصر	الوظيفة الرئيسية	الاستخدام الرئيسي لـ CoWoS
شريحة المنطق	تقوم بمعالجة الذكاء الاصطناعي، HPC، الشبكات، أو المعالجة العامة.	جميع هياكل CoWoS
مجموعة HBM	توفر ذاكرة عالية السعة وعالية النطاق الترددي قريبة من المعالج	حزم AI وHPC
الوسيط السيليكوني	يوفر توجيهًا كثيفًا عبر منطقة نشطة واسعة	بشكل رئيسي CoWoS-S
الوسيط RDL	يوفر توجيه إشارة وطاقة على مساحة أوسع دون الحاجة إلى وسيط سيليكون كامل	CoWoS-R وCoWoS-L
الاتصال المحلي بالسيليكون	يوفر توجيهًا على مستوى السيليكون عند واجهات كثيفة مختارة	CoWoS-L
ركيزة الحزمة	يربط تجميع CoWoS بالطاقة والنقطة الأرضية، والمدخلات/المخرجات، وPCB	جميع هياكل CoWoS

لماذا يستخدم CoWoS في AI وHPC وHBM؟

الشكل 2. معالج AI مع عدة مجموعات HBM

يجب على المسرعات AI و معالجات HPC نقل كميات كبيرة من البيانات بين شريحة الحسابات والذاكرة. توفر HBM هذه النطاق الترددي من خلال واجهة واسعة جدًا، لكنها تتطلب آلاف الاتصالات المتقاربة. يضع CoWoS مجموعات HBM بجوار شريحة المنطق ويستخدم توجيهًا كثيفًا على مستوى الحزمة للحفاظ على قصر هذه الاتصالات.

يساعد هذا الترتيب في تقليل تأخير الإشارة، وفقدان الطاقة عبر الترابط، وصعوبة التوجيه التي قد تحدث إذا تم وضع المعالج والذاكرة في حزم منفصلة. كما أنه يسمح بعدة مجموعات HBM بالعمل بالتوازي، مما يمنح المعالج عرض النطاق الترددي للذاكرة أعلى بكثير من اتصالات الذاكرة الخارجية التقليدية.

كما أن CoWoS مفيد عندما يتضمن التصميم شرائح منطقية كبيرة، عدة شرائح، أو عدة مجموعات HBM. قد لا توفر الحزمة التقليدية كثافة توجيه كافية أو مساحة قابلة للاستخدام لهذه المكونات. يقوم CoWoS بإنشاء منصة تكامل أكبر مع الحفاظ على اتصالات دقيقة بين الشرائح.

في الأنظمة العملية، يتم اختيار CoWoS عندما يتطلب المعالج نطاق ترددي عالٍ جدًا لذاكرة، وعدة مجموعات HBM قريبة من شريحة الحسابات، واتصالات قصيرة و عريضة بين الشريحة والشريحة، ودعم الشرائح الكبيرة أو الشرائح المتعددة، وواطئ في الطاقة المتصلة مقارنةً بتوجيه الحزمة إلى الحزمة.

الفائدة الرئيسية ليست ببساطة وضع المزيد من الشرائح في حزمة واحدة. يقدم CoWoS بنية اتصال كثيفة ضرورية للحفاظ على المعالجات القوية AI و HPC مزودة باستمرار بالبيانات.

CoWoS-S مقابل CoWoS-R مقابل CoWoS-L

الشكل 3. CoWoS-S مقابل CoWoS-R مقابل CoWoS-L

تستخدم CoWoS-S وCoWoS-R وCoWoS-L هياكل اتصال مختلفة لربط الشرائح المنطقية ومجموعات HBM وركيزة الحزمة. الفرق الرئيسي هو مقدار السيليكون المستخدم وأين يتم وضع أعلى كثافة توجيه.

عامل المقارنة	CoWoS-S	CoWoS-R	CoWoS-L
الهيكل الرئيسي للاتصال	وسيط سيليكوني كبير	وسيط RDL متعدد الطبقات	وسيط RDL مع جسور سيليكون موضوعة محليًا
كثافة التوجيه	عالية جدًا عبر منطقة نشطة واسعة	أقل من السيليكون ولكن مناسب لتوجيه الحزمة على مستوى أوسع	عالية جدًا عند واجهات مختارة
استخدام السيليكون	يستخدم منطقة سيليكونية كبيرة تحت الشرائح النشطة	لا يحتاج إلى وسيط سيليكون كامل	يستخدم السيليكون فقط حيث تكون حاجة التوجيه الدقيقة
استخدام TSV	توفر TSV اتصالات عمودية عبر الوسيط السيليكوني	لا يعتمد على وسيط كبير قائم على TSV	يستخدم توجيه RDL مع هياكل اتصال سيليكون موضوعة محليًا
توسيع الحزمة	محدود بزيادة تعقيد تصنيع الوسيط الكبير، والحجم، والعائد	يدعم مناطق حزمة أكبر قائمة على RDL	يدعم حزم كبيرة مع الاحتفاظ بواجهات محلية كثيفة
السلوك الميكانيكي	هيكل سيليكوني أكثر صلابة، مما يتطلب التحكم الدقيق في الضغط والانحناء	هيكل بوليمر-RDL أكثر مرونة	يجمع بين مرونة RDL مع مناطق سيليكون موضوعة محليًا
الميزة الرئيسية	يوفر كثافة توجيه على مستوى السيليكون واسعة	يوفر توجيهًا لمساحات كبيرة مع أقل سيليكون	يوازن بين حجم الحزمة الكبير وكثافة التوجيه المحلية العالية
القيود الرئيسية	تكلفة أعلى، ومنطقة السيليكون، وتعقيد التصنيع، ومخاطر العائد	كثافة توجيه أقل من الوسائط السيليكونية	تكامل أكثر تعقيدًا لـ RDL وموصلات السيليكون المحلية
أفضل ملاءمة	توجيه كثيف من المنطق إلى HBM عبر منطقة حزمة واسعة	حزم كبيرة حيث تكون كثافة توجيه RDL كافية	حزم الذكاء الاصطناعي الكبيرة وHPC التي تتطلب توجيه كثيف فقط عند واجهات محددة

CoWoS-S

تستخدم CoWoS-S ركيزة سيليكونية تحت رقائق المنطق وتراصات HBM. توفر طبقات المعادن الدقيقة في الركيزة اتصالات أفقية بين الرقائق.

تمر TSVs عموديًا عبر الركيزة السيليكونية وتربط التوجيه من الجانب العلوي بها بالنقاط أسفلها. تحمل هذه المسارات العمودية الطاقة والأرض والإشارات الخارجية نحو ركيزة الحزمة.

نظرًا لأن الركيزة مصنوعة من السيليكون، يمكن أن تدعم توصيلات دقيقة أكثر من هيكل RDL القائم على البوليمر. التحدي الرئيسي هو أن الركيزة الكبيرة تتطلب مساحة أكبر من السيليكون وتعرض سطحًا أكبر لعيوب التصنيع. يمكن أن يؤثر حجم الركيزة لذلك على التكلفة، والعائد، والانحراف في الحزمة.

CoWoS-R

تستبدل CoWoS-R الركيزة السيليكونية الكاملة بهيكل RDL متعدد الطبقات. يتم تشكيل خطوط النحاس بين طبقات العازل البوليميري لنقل الإشارات، والطاقة، والأرض عبر الحزمة.

لا يتطلب توجيه RDL TSVs عبر لوحة سيليكونية كبيرة. يتم تشكيل الاتصالات العمودية من خلال الفتحات بين طبقات RDL ومن خلال اتصالات النقاط إلى الرقائق وركيزة الحزمة.

يسمح هذا الهيكل بتوسيع منطقة التوصيل دون تصنيع ركيزة سيليكونية كبيرة جدًا. ومع ذلك، فإن عرض خط RDL، ومسافات الفتحات، وأبعاد الفتحات تكون عمومًا أكبر من المتاحة في السيليكون، لذلك لا يمكنه توفير نفس كثافة التوجيه عند أكثر الواجهات تطلبًا.

CoWoS-L

تجمع CoWoS-L بين توجيه RDL الواسع وموصلات السيليكون المحلية، أو LSI. تتعامل طبقات RDL مع الاتصالات عبر الحزمة الأكبر، بينما يتم وضع مناطق سيليكون صغيرة بالقرب من الواجهات التي تحتاج إلى توصيلات أدق.

يعمل LSI كجسر سيليكون محلي بدلاً من ركيزة كاملة. يربط الرقائق القريبة من خلال مسارات معدنية قصيرة ودقيقة. وهذا يجعله مفيدًا للواجهات الكثيفة بين المنطق وHBM أو بين الرقائق دون وضع طبقة سيليكون كبيرة تحت التجميع الكامل.

يجب محاذاة الهياكل RDL وLSI وربطها بدقة أثناء التصنيع. هذا يخلق خطوات دمج إضافية مقارنة باستخدام ركيزة سيليكونية فقط أو RDL فقط.

يعتمد الاختيار على عدد HBM، وموضع الرقائق، والمسافة بين الواجهات، ومساحة الحزمة، وتوصيل الطاقة، والتبريد، والانحراف، والتكلفة، وعائد التصنيع.

تناسب CoWoS-S التصاميم التي تحتاج إلى توجيه كثيف للسيليكون عبر مساحة واسعة. تعتبر CoWoS-R أكثر ملاءمة عندما يمكن أن تعمل حزمة كبيرة بكثافة توجيه بمستوى RDL. تُستخدم CoWoS-L عندما يمكن أن تعتمد معظم الحزمة على RDL، لكن بعض الواجهات المحددة لا تزال تحتاج إلى توصيلات دقيقة بمستوى السيليكون.

كيف يتم تصنيع تجميع CoWoS

الشكل 4. عملية تصنيع CoWoS

يتضمن تصنيع CoWoS بناء توصيل الحزمة، واختيار الرقائق الجيدة المعروفة، ووضع وربط رقائق المنطق وHBM، وإكمال الاتصالات الميكانيكية والكهربائية، واختبار الحزمة النهائية. تختلف تفاصيل التصنيع الدقيقة مع هندسة CoWoS، لكن تسلسل التجميع العام مشابه.

مرحلة التصنيع	ماذا يحدث
تصنيع التوصيل	يتم تصنيع الركيزة السيليكونية، أو هيكل RDL، أو هيكل RDL وLSI بالاتصال المطلوب للإشارات، والطاقة، والأرض. يتم أيضًا تشكيل الاتصالات العمودية والهياكل المدمجة حيث يتطلب تصميم الحزمة.
اختبار الرقائق الجيدة المعروفة	يتم اختبار رقائق المنطق، وتراصات HBM، والشرائح كهربائيًا قبل التجميع. يعد筛选 العيوب الموجودة في الرقائق قبل الربط أمرًا مهمًا لأن أحد المكونات المعطلة يمكن أن يقلل من عائد الحزمة متعددة الرقائق المكتملة.
وضع الرقائق	يتم وضع رقائق المنطق، تراصات HBM، وشرائح أخرى بدقة محاذاة عالية على المناطق المخصصة للاتصال. تصبح عملية الوضع أكثر تطلبًا مع انخفاض المسافة بين النقاط وزيادة عدد الرقائق.
ربط الرقائق	يتم ربط الرقائق بالهيكل المجهز للتوصيل من خلال النقاط الدقيقة أو اتصالات أخرى ذات دقة عالية. يجب مراقبة جودة الربط، والمحاذاة، ومقاومة الاتصال، وسلامة المفاصل بعناية.
التعبئة والتشكيل	يتم تطبيق التعبئة حول المفاصل الدقيقة لدعم الاتصالات وتقليل الضغط الميكانيكي. قد تُستخدم مواد التشكيل أيضًا حسب هيكل الحزمة لحماية وتكامل التجميع.
ربط الركيزة	يتم توصيل مجموعة الرقائق والتوصيلات المكتملة بركيزة الحزمة، عادةً من خلال اتصالات نقطية أكبر مثل نقاط C4. تحمل الركيزة الطاقة، والأرض، وI/O الخارجي نحو لوحة الدائرة المطبوعة الخاصة بالنظام.
التشطيب الميكانيكي والحراري	يتم إضافة المقويات، والأغطية، ومستشعرات الحرارة، ومواد الواجهة الحرارية، وقطع هيكلية أخرى حسب الحاجة. يجب التحكم في الالتواء، والإجهاد الميكانيكي، والاتصال الحراري عبر الحزمة الكبيرة.
الاختبار الكهربائي النهائي	يتم اختبار الحزمة المكتملة للتأكد من عمل المنطق، والتواصل HBM، والاستمرارية بين الاتصالات، وتوصيل الطاقة، والمدخلات والمخرجات الخارجية، والوظائف الكهربائية الأخرى.
اختبار الموثوقية	قد تتعرض الحزم لدورات حرارية، واختبارات درجة الحرارة، وتقييم الإجهاد الميكانيكي، وإجراءات تأهيل أخرى للتحقق من لحامات اللحام، والاتصالات، والالتواء، والموثوقية على المدى الطويل.

التسلسل الرئيسي للتصنيع هو:

تصنيع الاتصالات → اختبار الدوائر المعروفة الجيدة → وضع الدوائر → ربط الدوائر → التعبئة أو التشكيل → تثبيت الركيزة → إنهاء ميكانيكي وحراري → الاختبار النهائي.

فوائد CoWoS والتحديات التقنية

يوفر CoWoS كثافة عالية من الاتصالات بين رقائق المنطق، وHBM، والشرائح الصغيرة. تدعم الاتصالات القصيرة والدقيقة مسارات بيانات واسعة وعرض نطاق ترددي عالي للذاكرة. كما يسمح أيضًا بدمج رقائق الحوسبة والذاكرة والمدخلات والمخرجات المصنوعة بتقنيات معالجة مختلفة في حزمة واحدة.

التبادل الرئيسي هو تعقيد التجميع الأكبر. مع زيادة حجم الحزمة، وعدد الدوائر، وعدد HBM، تزداد أيضًا تكلفة التصنيع، ومخاطر العائد، وصعوبة الإنتاج.

يتم تقييم الأداء الحراري من خلال درجة حرارة الوصلات، والبقع الساخنة، ومقاومة الحرارة، وتوزيع درجة الحرارة عبر رقائق المنطق وHBM. يمكن أن يؤدي التسخين غير المتساوي أيضًا إلى زيادة الالتواء في الحزمة لأن السيليكون، والنحاس، ومركبات التشكيل، ومواد الركيزة تتمدد بمعدلات مختلفة.

يتم تقييم نزاهة الطاقة من خلال مقاومة شبكة توزيع الطاقة، وانخفاض الجهد، وتدلي الجهد، والارتفاع الزائد، وضوضاء الإمداد. يمكن أن تؤثر المقاومة والمحاثة في النتوءات، والمسارات، وRDLs، والأسلاك بين الطبقات، والاتصالات في الركيزة على استقرار القضبان. يمكن أن توفر التقنيات المحلية للتحويل المزدوج والمكثفات العميقة المدمجة، أو DTCs، شحنة قريبة من شريحة المنطق وتقليل مقاومة توصيل الطاقة أثناء التغيرات السريعة في التيار.

تعتمد نزاهة الإشارة على المقاومة، والسعة، والمحاثة في TSVs، ومسارات RDL، والدوائر الدقيقة، والتوجيه في الحزمة. يتم تقييمها من خلال فقد الإدخال، وفقد العودة، والتداخل، وفتح العين، والاهتزاز، وهامش التوقيت.

يتم تقييم الموثوقية من خلال دورات حرارية، وقياس الالتواء، وإجهاد النتوءات، واستمرارية الاتصالات، وفحص الفشل. يمكن أن يؤدي التسخين والتبريد المتكررين إلى الضغط على النتوءات الدقيقة ووصلات C4، مما يؤدي إلى إجهاد اللحام، والشقوق، أو الانفصال.

تطبيقات CoWoS وأمثلة على شرائحها

يُستخدم CoWoS بشكل رئيسي في معجلات الذكاء الاصطناعي، ومعالجات HPC، وASICs الشبكية، والأجهزة المعتمدة على الشرائح الصغيرة التي تتطلب HBM أو التكامل الكثيف بين عدة رقائق.

أمثلة على الشرائح وASICs التي تستخدم CoWoS

• NVIDIA Hopper: تجمع وحدات معالجة الرسوميات في مركز البيانات من NVIDIA، بما في ذلك المعجلات من فئة H100، بين GPU كبير وHBM للأعباء العمل الخاصة بالذكاء الاصطناعي وHPC. في يناير 2025، أكد الرئيس التنفيذي لشركة NVIDIA، جينسن هوانغ، أن إنتاج Hopper يستخدم CoWoS-S.

NVIDIA Blackwell: تزيد Blackwell من تعقيد الحزمة باستخدام العديد من رقائق الحوسبة الكبيرة مع HBM. أكد هوانغ أن NVIDIA ستستخدم في الغالب CoWoS-L عندما ينتقل الإنتاج من Hopper إلى Blackwell. تستخدم البنية توجيه RDL واسع المجال مع اتصالات سيليكون محلية كثيفة.

• AMD Instinct MI300: تجمع عائلة MI300 من AMD بين رقائق الحوسبة والمدخلات والمخرجات المتعددة مع ثمانية أكوام من HBM. تستخدم الحزمة TSMC SoIC لتكديس الشرائح رأسياً جنبًا إلى جنب مع CoWoS للتكامل عند مستوى الحزمة الأكبر. يوضح ذلك كيف يمكن دمج التكديس ثلاثي الأبعاد والتعبئة 2.5D في نفس المعالج.

• Broadcom 5 nm Data-Center ASIC: أعلنت Broadcom عن 625 مم² 5 nm ASIC باستخدام تقنية موصل CoWoS من TSMC مع HBM2E، و112 Gbps SerDes، وواجهات عالية العرض بين الشرائح. تم تطوير المنصة لمراكز البيانات، والذكاء الاصطناعي، وHPC، والبنية التحتية لـ 5G.

تظهر هذه الأمثلة أن CoWoS يُستخدم خارج وحدات معالجة الرسوميات للذكاء الاصطناعي. كما يدعم معجلات HPC، وASICs مخصصة للذكاء الاصطناعي، وأجهزة الشبكة، والمعالجات المعتمدة على الشرائح الصغيرة التي تتطلب HBM وتكامل قوي عند مستوى الحزمة.

CoWoS مقابل تقنيات التعبئة المتقدمة الأخرى

يعتبر CoWoS واحدة من عدة تقنيات تعبئة متقدمة تستخدم لربط رقائق المنطق، وHBM، والشرائح الصغيرة. يدعم CoWoS الهياكل المصنوعة من السيليكون، وRDL، والهياكل الهجينة RDL/سيليكون محلي. تستخدم تقنيات التعبئة الأخرى approaches مختلفة لتوفير اتصالات عالية الكثافة بين الرقائق.

CoWoS مقابل Intel EMIB

تستخدم تقنية Intel EMIB جسور سيليكون صغيرة مدفونة في ركيزة الحزمة بدلاً من الاعتماد على موصل كبير تحت التجميع الكامل للرقائق المتعددة. توفر هذه الجسور اتصالات دقيقة فقط عند حواف الرقائق التي تتطلب اتصالات عالية النطاق الترددي.

يمكن لـ EMIB الاتصال بالواجهات المنطقية إلى المنطقية ومنطقية إلى HBM مع تقليل كمية السيليكون المستخدمة في توجيه مستوى الحزمة. كما تقدم Intel EMIB-T، التي تضيف TSVs إلى الجسر المدفون لمزيد من الاتصالات العمودية للإشارة والطاقة.

الاختلاف الرئيسي هو تغطية التوجيه. يمكن لـ CoWoS توفير توجيه عالي الكثافة عبر منطقة حزمة أكبر، بينما تركز EMIB الاتصالات على مستوى السيليكون عند واجهات الرقائق المختارة.

CoWoS مقابل TSMC InFO

تستخدم TSMC InFO طبقات إعادة توزيع عالية الكثافة في هيكل حزمة مروحة. يضع InFO-oS العديد من رقائق المنطق أو الشريحة على هيكل RDL ثم يربط التجميع بركيزة الحزمة، مما يسمح بتكامل متعدد الرقائق بدون موصل كبير تقليدي من السيليكون.

بالمقارنة مع CoWoS، يتم استخدام InFO عبر نطاق أوسع من أنواع الحزم حيث يكون شكل الهيكل وكثافة التكامل والأداء والتكلفة مهمة. يرتبط CoWoS بشكل أقوى بالحزم الكبيرة للذكاء الاصطناعي HPC التي تضم منطق عالي الأداء مع عدة طبقات HBM.

CoWoS مقابل Samsung Cube

تستخدم عائلة Samsung Cube أيضًا مجموعات مختلفة من موصلات السيليكون، وRDL، وهياكل السيليكون المدفونة.

•2.5D Cube-S يضع رقائق المنطق وHBM على موصل سيليكون. تدعي Samsung أن منصة Cube-S المؤهلة تدعم موصل سيليكون بحجم 3.3× مع منطق متقدم وما يصل إلى ثمانية وحدات HBM.

•2.3D Cube-E تستخدم موصل RDL بدون TSV مع جسور سيليكون مدفونة. يتعامل RDL مع توجيه الحزمة الأوسع، بينما توفر جسور السيليكون اتصالات أدق عند الواجهات المختارة.

•2.3D Cube-R تستخدم موصل يعتمد على RDL بدون موصل كامل من السيليكون، مما يسمح بتكامل كبير متعدد الرقائق من خلال توجيه طبقة إعادة التوزيع.

التشابه الرئيسي بين Cube وCoWoS هو أن كلا العائلتين توفران عدة طرق لتحقيق التوازن بين كثافة توصيل السيليكون مع تكامل RDL ذي المساحة الأكبر، على الرغم من أن هياكل الحزمة وعمليات التصنيع تختلف.

CoWoS مقابل TSMC SoIC

SoIC هي أساسًا تقنية لتكديس الشرائح ثلاثية الأبعاد، بينما تقدم CoWoS بشكل أساسي تكامل على مستوى الحزمة بقوة 2.5D. يربط SoIC الرقائق عموديًا من خلال رباطات رقيقة جدًا بين الرقائق، مع مسافات الربط أقل من 10 ميكرومتر في بعض التطبيقات.

وبالتالي، فإن التقنيتين تكملان كل منهما الأخرى بدلاً من أن تكونا بدائل مباشرة في العديد من التصميمات. يمكن تكديس رقائق المنطق أولاً عموديًا باستخدام SoIC ثم دمجها في حزمة CoWoS أكبر مع HBM أو شرائح إضافية. تشمل TSMC هذا المزيج ضمن منصة تكامل 3DFabric الأوسع.

بشكل عام، يكمن الاختلاف الرئيسي بين هذه التقنيات في المكان الذي يتم فيه وضع أعلى كثافة للتوصيل: فوق موصل كبير، في جسور السيليكون المحلية، داخل RDL المروحي، أو عموديًا بين الرقائق المكدسة.

خريطة طريق CoWoS: حزم أكبر، HBM4، والتحديات في التوسع

تتضمن خريطة طريق CoWoS مناطق موصل أكبر، المزيد من رقائق الحوسبة، طبقات HBM إضافية، وتقنيات جديدة لتوصيل الطاقة. ومع ذلك، يجب فصل إعلانات خريطة الطريق عن التقنيات التي تم تأهيلها أو التي هي بالفعل في الإنتاج بكميات كبيرة. يجب التحقق من حجم الحزمة، وعدد HBM، وتوقيت الإنتاج ضد أحدث مواد TSMC قبل النشر.

عنصر خريطة الطريق	الحالة العامة اعتبارًا من أغسطس 2026
3.5-reticle CoWoS-L	في الإنتاج بكميات كبيرة منذ 2024
5.5-reticle CoWoS	ذكرت TSMC في أبريل 2026 أنها كانت تنتج هذا الحجم. وصفت مواد التقرير السنوي السابقة تأهيل وإنتاج CoWoS-L بحجم 5.5-reticle خلال 2026
9.5-reticle CoWoS	تم الإعلان عن خطة للإنتاج بكميات كبيرة في 2027، مع 12 أو أكثر من طبقات HBM
14-reticle CoWoS	تم الإعلان عن هدف خريطة الطريق لعام 2028، ووصف بأنه يدمج حوالي 10 رقائق حوسبة كبيرة و20 طبقة HBM
بعد 14 reticles	هدف التوسع على المدى الطويل لعام 2029

مناطق حزمة CoWoS أكبر

ذكرت TSMC أن CoWoS-L بحجم 3.5-reticle كان في الإنتاج بكميات كبيرة منذ 2024. في أبريل 2026، قالت الشركة إنها كانت تنتج CoWoS بحجم 5.5-reticle وتخطط لإصدارات أكبر. وصف تقرير TSMC السنوي السابق لعام 2025 تأهيل CoWoS-L بحجم 5.5-reticle على أنه اكتمل في 2026، بينما ذكر قسم آخر أن الشهادة قد اكتملت وأن الإنتاج بكميات كبيرة سيبدأ خلال 2026. قد تشير هذه البيانات إلى مراحل مختلفة من المنصة أو التأهيل أو منتج العملاء، لذا يجب الحفاظ على صياغتها الأصلية بدلاً من تفسيرها على أنها جاهزية عالمية.

أعلنت TSMC في عام 2025 أنها تخطط لإدخال نظام CoWoS ذو 9.5 تحديدًا إلى الإنتاج الكمي في عام 2027، مع القدرة على دعم 12 أو أكثر من كتل HBM. وأضافت مواد الندوة التي عقدت في أبريل 2026 هدف خارطة طريق لتحديد 14، وُصفت بأنها تتضمن حوالي 10 أشباه موصلات حساب كبيرة و20 كتل HBM، مع تحديد الإنتاج لعام 2028 ومناقشة التوسع إلى أكثر من 14 تحديدًا في عام 2029. تظل تكوينات 9.5 تحديدًا و14 تحديدًا هي خطط معلن عنها أو أهداف خارطة طريق، وليست إنتاجًا مؤكدًا في الوقت الحالي.

HBM4 ورقائق المنطق الأساسية

يتغير HBM4 أكثر من مجموعة الذاكرة نفسها. يمكن لرقيبة المنطق الأساسية الخاصة به التعامل مع واجهة، التحكم، ووظائف الإشارة، مما يجعل تكنولوجيا الذاكرة، عملية رقية الأساس، توجيه الواجهة، ورقاقات المعالجة أكثر تواصلًا.

حددت TSMC علنًا حلول رقية الأساس N12 وN3 لـ HBM4. في مناقشة تقنية لاحقة، وصفت N12 لتصميمات HBM4 وN3P لتصميمات HBM4E المخصصة. تظهر هذه التصريحات الدعم التكنولوجي الذي تنوي TSMC تقديمه، لكنها لا تؤكد أن كل مجموعة من HBM4 وCoWoS قد أكملت مؤهلات العملاء أو دخلت الإنتاج.

حدود توزيع الطاقة والتبريد

زيادة مساحة الحزمة يسمح بإدماج المزيد من المنطق والذاكرة، لكنه أيضًا يرفع الطلب على الطاقة، الحمل العابر، كثافة الحرارة، وصعوبة توزيع الطاقة. حددت TSMC توزيع الطاقة والتشتت الحراري كحدود رئيسية لاستمرار توسيع الذكاء الاصطناعي.

قدمت الشركة المكثفات الكهربائية العميقة المدمجة، المكثفات MIM عالية الكثافة، ومنظمات الجهد المتكاملة كطرق لتحسين توزيع الشحن المحلي وتقليل مقاومة توزيع الطاقة. نشرت TSMC أيضًا أبحاث CoWoS باستخدام مواد تحسين التفاعل الحراري وعروض تبريد سائل للحزم ذات قوة التصميم الحراري تصل إلى 2 كيلو واط. هذه تقنيات وعروض منشورة، وليست مواصفات مضمونة لكل حزمة تجارية من CoWoS.

العائد، الركيزة، وقيود إمداد HBM

تتطلب حزمة CoWoS أكبر رقاقة المنطق، كتل HBM، بنية الواجهة أو RDL، الوصلات المحلية، ركيزة الحزمة، الحصى، التعبئة، وعمليات التجميع لتلبية متطلبات العائد والموثوقية معًا. تزيد زيادة مساحة الحزمة أيضًا من عدد الواجهات وخطوات التصنيع التي يجب التحكم فيها.

في مكالمة أرباحها في يوليو 2026، قالت TSMC أن سعة الجزء الخلفي لا تزال في وضع نقص. كما ناقشت العمل مع موردي الركائز أثناء تطوير نهج تعبئة بديلة. يظهر ذلك أن توسيع الإنتاج يعتمد على سلسلة الإمداد الكاملة بدلاً من سعة تجميع CoWoS وحدها.

يمكن أن يخلق توفير HBM ومؤهلات المنتج قيودًا إضافية لأن كل تصميم مسرع يتطلب كتل ذاكرة متوافقة، ورقائق منطق أساسية، وتوجيه، وتوزيع طاقة، وحدود حرارية. وبالتالي، فإن هدف عد HBM العام يصف إمكانية دمج الحزمة، وليس توافر المنتج بشكل مضمون.

تعتمد تقدم خارطة طريق CoWoS في نهاية المطاف على التكنولوجيا الناجحة ومؤهلات العملاء، العائد في التصنيع، توفر الركيزة، إمداد HBM، توزيع الطاقة، التبريد، السيطرة على التشويه، والموثوقية على المدى الطويل، وليس حجم الحزمة وحده.